用途：该技能用于把已有的CRG（时钟复位生成）需求表转换为设计产物。调用crg_req_to_design，传入现有.xlsx、.xls或.csv需求表，并可选指定输出目录；默认输出到输入文件同目录下的<input-stem>_design/。
主要能力：可识别子系统/IP、时钟/复位信号名、频率/备注、pad来源、整数分频器以及复位根等概念。输出三个文件：clock_design.xlsx、reset_design.xlsx、crg_report.txt，其中包含PLL与分频器建议和架构报告。
使用方式：准备好需求表后调用crg_req_to_design；处理完成后，先复核PLL/分频器建议以及缺失频率的信号，再将设计表视为已批准。经复核的表可交给cr-tree-diag-gen进行可视化。
限制：该技能只生成设计表，不生成CRG RTL；RTL生成需要另一个独立的、当前未注册的crg-gen服务。安装命令、具体参数细节与平台支持资料中暂未提供。