用途：该技能把 CRG 需求表转成时钟/复位设计表、PLL/架构报告和 crg-gen 就绪的工作簿；人工评审设计表后，再生成 Draw.io / Excalidraw 拓扑图。它不生成可综合的 CRG RTL。流程为：需求表 → crg_req_to_design（设计表 + PLL 报告 + crg workbook）→ 人工评审 design xlsx → cr_tree_diag_gen（拓扑图）→ 可选 crg-gen（RTL/SDC，另一技能）。
主要能力：模糊解析 Excel/CSV 需求表列名（中英双语）；提取 200MHz、3Mhz、20/25MHz 等频率；按 _clk、_rst_n 等后缀区分时钟与复位；识别 pad/xtal/osc 源；用整数分频匹配推荐最小 PLL 集并输出设计表；写出与 crg-gen 兼容的多 Sheet 工作簿；将时钟/复位树渲染为带层次布局、MUX 节点和频率注记的 Draw.io 与 Excalidraw。
使用方式：阶段一运行 python3 crg-design-gen/scripts/design_main.py path/to/req_table.xlsx [output_dir]，输出 clock_design.xlsx、reset_design.xlsx、crg_report.txt 及 <design>_crg.xlsx。阶段二运行 python3 crg-design-gen/scripts/tree_main.py path/to/clock_design.xlsx（可指定 .drawio 或 .excalidraw 单格式）。MCP 工具名稳定：crg_req_to_design、cr_tree_diag_gen、cr_tree_diag_gen_drawio、cr_tree_diag_gen_excalidraw、crg_req_pipeline（默认 with_diagram=false）。依赖 pip install pandas openpyxl，MCP 需 pip install mcp。
适用场景：CRG 前端设计的需求整理、时钟/复位设计表生成、PLL 建议与架构报告撰写，以及评审后的拓扑可视化。
限制：不生成 RTL；域复位输出默认 SYNC=N，勿为简化集成改为 Y；ICG/OCC 通常需后续手工填写；无频率的时钟不分配 PLL；Excalidraw 无弧形跳线，梯形 MUX 渲染为矩形；图应经设计表评审后再视为批准。