Tailslayer — DRAM Hedged Read Library
Tailslayer 是一个 C++ 库，用于降低由 DRAM 刷新停顿引起的 RAM 读取尾延迟。它利用不相关的刷新计划，将数据复制到多个独立的 DRAM 通道上，同时对全部副本发起对冲读取，并返回最先返回的结果，从而消除 DRAM 刷新周期带来的最坏停顿尖峰。
该库可在 AMD、Intel 和 AWS Graviton 上运行，使用未公开的通道加扰偏移量。
工作原理
数据被复制 N 份，每份放置在不同的 DRAM 通道上。 每个副本由绑定到独立 CPU 核心的工作线程监控。 当读取被触发时（通过你的 signal 函数），所有副本被同时读取。 最先响应的通道胜出；结果被传递给 work 函数。 一个通道上的 DRAM 刷新无法同时阻塞所有通道 → 尾延迟被消除。
安装
将头文件复制到你的项目中： git clone https://github.com/LaurieWired/tailslayer.git cp -r tailslayer/include/tailslayer /your/project/include/
在代码中包含： #include <tailslayer/hedged_reader.hpp>
构建提供的示例： git clone https://github.com/LaurieWired/tailslayer.git cd tailslayer make ./tailslayer_example
核心 API
tailslayer::HedgedReader<T, SignalFn, WorkFn, SignalArgs, WorkArgs>
模板参数：
T：存储和读取的值类型 SignalFn：等待触发并返回要读取的索引的函数 WorkFn：在读取后立即以该值调用的函数 SignalArgs：（可选）传递给 signal 函数的编译期参数的 tailslayer::ArgList<...> WorkArgs：（可选）传递给 work 函数的编译期参数的 tailslayer::ArgList<...>
构造函数可选参数：
HedgedReader( uint64_t channel_offset = DEFAULT_OFFSET, // undocumented channel scrambling offset uint64_t channel_bit = DEFAULT_BIT, // bit used for channel selection std::size_t n_replicas = 2 // number of DRAM channel replicas )
方法：
reader.insert(T value); // Insert value, replicated across all channels reader.start_workers(); // Launch per-channel worker threads (blocking)
实用工具：
tailslayer::pin_to_core(core_id); // Pin calling thread to a specific core tailslayer::CORE_MAIN // Constant: recommended core for main thread
最小使用模式（代码略，与资料一致）：定义 signal 函数等待事件并返回索引，定义 work 函数接收读取值，主线程绑定核心，构造 HedgedReader，插入数据，启动工作线程。
向 signal 和 work 函数传递参数：使用 tailslayer::ArgList<...> 传递编译期整数参数，如 ArgList<10, 1> 和 ArgList<2>。
自定义通道配置：可在构造函数中覆盖 channel_offset、channel_bit 和副本数量。注意：N 路（超过 2 个副本）对冲需要使用 discovery/benchmark/ 中的基准测试代码。主库头文件目前默认仅暴露 2 个通道。
运行基准测试： 通道对冲读取基准（N 路）： cd discovery/benchmark make sudo chrt -f 99 ./hedged_read_cpp --all --channel-bit 8
标志：--all 运行所有通道配置；--channel-bit N 指定 DRAM 通道选择位（可尝试 6、7 或 8）。
DRAM 刷新尖峰计时探针： cd discovery gcc -O2 -o trefi_probe trefi_probe.c sudo ./trefi_probe
这会测量 DRAM 的 tREFI 刷新间隔和最坏停顿持续时间，有助于校准预期。
平台说明：AMD (Zen) 常用通道位 6 或 7；Intel 常用 6、7 或 8；AWS Graviton 确认为 8。在基准测试中使用 --all 可自动检测最佳通道位。
常见模式：低延迟交易/事件驱动读取、跨通道预加载查找表。
故障排查：延迟仍高则检查通道位、核心隔离和实时调度；构建错误检查头文件路径和 C++17；工作线程不启动或死锁注意 start_workers() 是阻塞的且 signal 函数必须最终返回；数据损坏检查 insert 后不要修改数据；平台不支持时先运行 trefi_probe 和基准工具。
项目结构： tailslayer/ ├── include/tailslayer/ │ └── hedged_reader.hpp # Main library header (copy this) ├── tailslayer_example.cpp # Usage example ├── discovery/ │ ├── trefi_probe.c # DRAM refresh spike timing tool │ └── benchmark/ # N-way channel hedging benchmark └── Makefile