用途：从第一性原理学习或教授计算机体系结构，设计 FPGA 或教学模拟器用的自定义处理器，或构建 CPU 的软件模拟（Python、JavaScript 或结构化推演）。
主要能力：围绕六个阶段展开——定义指令集架构（数据宽度、通用/专用寄存器、定长指令格式、指令目录、寻址模式）；设计数据通路（ALU、双读口单写口寄存器堆、PC、指令/数据内存、多路复用器互连）；设计控制单元（列出控制信号、单周期组合控制或多周期有限状态机、硬布线或微程序实现）；实现取指—译码—执行周期；编写小程序（如斐波那契 5-15 条指令）并逐时钟周期对照手工计算验证寄存器、内存与标志位。
必要用法：需先确定处理器复杂度目标（4/8/16 位数据宽度）、通用寄存器数量（2-16）、最小指令集（加载、存储、加减、按位与或、分支、停机）。可选指定寻址模式、扩展指令、内存与字长、流水线阶段（默认多周期）、实现介质（软件模拟/HDL/纸面推演）。
适用场景：体系结构课程教学、自定义处理器原型、门级与寄存器传输级验证、理解指令执行细节。
限制：资料未提供具体收费、价格、平台或成品效果信息；所需输入与实现细节由使用者自行决定。