用途：解释经典与现代 CPU 流水线概念，包括流水线阶段、数据冒险与控制冒险、转发/旁路、停顿以及分支处理，是性能优化和理解微架构计数器的基础。
主要能力：以 MIPS 风格五级流水线 IF→ID→EX→MEM→WB 为心智模型，说明重叠执行；区分 RAW（真相关，可用 EX/MEM/WB 转发缓解）、WAR/WAW（顺序执行中少见，乱序重命名相关）等数据冒险；说明控制冒险中分支目标在 EX 才确定、预测与错误路径冲刷及惩罚；说明结构冒险（如单一内存端口）导致的停顿。
使用方式：可用于解读来自 profiler 的流水线停顿指标，例如 perf stat -e instructions,cycles,stalls-frontend,stalls-backend ./app，或结合 VTune 的 Microarchitecture Exploration 映射流水线槽位；也可通过 /cpu-pipelines-and-hazards 提问，例如解释某段 ARM 汇编循环中的 RAW 冒险及如何打破。
适用场景：教学指令顺序为何影响吞吐、把汇编调度与硬件行为对应、调试热点循环中意外的性能悬崖。
限制与注意：资料未提供具体收费、平台或效果数据；乱序执行会改变周期模型，应使用硬件计数器而非简单估算；不要用 NOP 调整对时序敏感的 MMIO 延迟。相关技能包括分支预测与推测、内存层次与缓存、CPU 缓存优化、Intel VTune/AMD uProf 及 ARM 汇编调度。