用途
EDA PCB 技能用于 PCB 布局、元器件摆放与布线。它面向硬件设计流程中的 PCB 阶段，帮助完成从原理图到可制造 PCB 文件的转换。
主要能力
- 元器件摆放：按优先级处理固定位置器件（连接器、安装孔）、MCU/主 IC、晶振、电源器件、去耦电容、敏感模拟器件等。
- 走线：优先布线电源、晶振、USB 差分对、高速信号、敏感模拟信号，再处理一般信号。
- 铺铜：在底层或内层创建 GND 铺铜，焊盘热焊盘连接，使用缝合过孔保持平面连续性。
- 设计规则配置：按制造商要求设置最小线宽、间距、过孔钻孔与环宽等。
- 布局优化：面向可制造性（DFM）进行优化，包括 DRC 检查、视觉审查和制造前评审。
使用方式
该技能在以下情况自动激活：
- 用户要求“layout PCB”“place components”“route traces”
- 用户正在处理 .kicad_pcb 文件
- 用户询问摆放、布线、铺铜、过孔
- 项目已有原理图但无 PCB 布局
- 用户提及 DFM、线宽或间距
上下文要求：
- hardware/*.kicad_sch：带网表的完整原理图
- docs/component-selections.md：元器件详情
- docs/design-constraints.json：板尺寸、层数等
- datasheets/：用于摆放/布线建议
产出：
- hardware/*.kicad_pcb：KiCad PCB 文件
- docs/pcb-status.md：布局进度跟踪
工作流程包括：加载上下文、预布局验证、初始化 PCB、配置设计规则、摆放元器件、优先布线关键信号、创建铺铜、布线剩余信号、DRC 检查、视觉审查、制造前评审。
适用场景
- 已有完整原理图，需要生成 PCB 布局。
- 需要按制造商（如 JLCPCB）规则配置设计约束。
- 需要处理 USB 差分对、高速 SPI、晶振、电源等关键信号布线。
- 需要检查 DFM、DRC、热管理和信号完整性。
限制
- 需要原理图 ERC 干净、层数、叠层、板尺寸、关键接口、热预算等约束已确定，否则会给出警告或要求先完成前置步骤。
- 架构验证会提示潜在问题，如 USB + 2 层板无法实现 90Ω 阻抗、Buck 转换器无地平面可能 EMI 问题、WiFi/BLE + 2 层天线性能下降、高速 SPI 长走线信号完整性风险、无热方案且功耗 >1W 可能热问题。
- 具体制造商规则、价格、平台支持等信息暂未提供。
- 参考文档包括 PLACEMENT-STRATEGY.md、ROUTING-RULES.md、EMI-CONSIDERATIONS.md、DFM-RULES.md、DRC-VIOLATIONS-GUIDE.md、STACKUP-DECISION.md、HIGH-SPEED-ROUTING.md 等，用于详细指导。
后续步骤
PCB 布局完成后，运行 /eda-check 进行全面验证，并将 design-constraints.json 的 stage 更新为 "validation"。