用途：为电路添加或运行由 ngspice 支持的 Zener 测试台，用 pcb sim 验证单一行为，如启动、使能、保护阈值或电流限制。若已有测试台覆盖需求，应复用。
主要能力：pcb sim 在测试台目录中以批处理模式运行 ngspice，5 秒后停止。支持工作点、DC 扫描、AC、瞬态和噪声分析。每个非 DNP 元件都需要 SPICE 模型；标准库通用件（电阻、电容、电感、磁珠、晶振、二极管、LED、TVS 二极管）自带模型。叶子元件需 spice_model=SpiceModel(...)，可使用厂商模型或带明确限制的行为模型。
使用方式：用 pcb sim -v <file>.zen 运行；不带 -v 时成功仅打印通过。在 Zener 中实例化被测模块及负载/无源件，把源、波形、分析和绘图命令放入顶层 Simulation 的 setup 字符串。模型文本进入网表，模型文件中的 .include 从测试台目录解析；.subckt 行必须在一行内列出所有端子，+ 续行上的端子不计入。PSpice 模型需在测试台旁 .spiceinit 中写 set ngbehavior=psa，LTspice 用 ngbehavior=ltpsa，否则如 VALUE={LIMIT(...)} 的表达式会静默出错。
限制：Verilog-A 和加密模型无法运行。pcb sim 只要 ngspice 正常退出就报告成功，即使 meas 失败、绘图未写出或表达式除零；需读 -v 输出，从 meas 或 echo 行取值。hardcopy 和 wrdata 只写入已存在目录，需先建 testbench/output/。SVG 转 PNG 用 rsvg-convert。纳秒步长的开关变换器在 5 秒限制内仅仿真约 1 至 3 ms；更长运行可先 pcb sim <file>.zen -o <file>.cir 写出网表，再在测试台目录用更长超时运行 ngspice -b <file>.cir。需区分模型/仿真器故障与电气结论，并说明模型和分析实际验证了什么。