GF Project 用于管理项目级配置文件 .gateflow/project.yaml，位于项目根目录，供 GateFlow 其他技能读取项目上下文。
主要能力：配置文件包含 name、top_module、hdl（systemverilog/verilog/vhdl）、target（board、device、clock_freq）、sources、constraints、ip_blocks 等字段，并支持 simulation、synthesis、verification 等扩展配置。
自动检测：技能被调用时会检查 .gateflow/project.yaml 是否存在；若不存在则按默认值创建，并扫描项目：根据扩展名判断 HDL（.sv、.v、.vhd），用 glob 收集 /*.sv、/.v、**/.vhd 作为源码，查找未被其他模块实例化的模块作为顶层模块。若未设置开发板而用户提到某开发板，则更新配置。
使用方式：其他需要项目上下文的技能可执行 cat .gateflow/project.yaml 2>/dev/null；若文件不存在则调用本技能创建。用户以自然语言提到开发板（如“I'm using an Arty A7”）时，会将其持久化到 target.board，除非用户更换开发板或新建项目，否则不再询问。开发板记忆按项目保存，而非全局。
输出格式：以 ---GATEFLOW-RESULT--- 与 ---END-GATEFLOW-RESULT--- 包裹，包含 STATUS（CREATED/UPDATED/VALID/INVALID/ERROR）、PROJECT、FILE、BOARD、HDL、TOP_MODULE、SOURCES、DETAILS 字段。
健康检查：校验 schema 是否含 name、top_module、hdl；列出的源码文件是否存在；能否在源码中 grep 到顶层模块；约束文件是否匹配目标（Xilinx 用 .xdc、iCE40 用 .pcf、ECP5 用 .lpf、Gowin 用 .cst）；以及仿真与综合工具是否已安装（which <sim_tool>、which <synth_tool>）。
限制：资料未提供收费、价格、平台支持范围及具体安装步骤等信息。