用途：gf-plan 是面向硬件设计的规划技能，在写 RTL 代码之前生成完整、专业的实现计划，计划可交给 /gf 执行。适用于用户要求规划新模块/特性、设计组件、规划子系统架构、询问如何实现某功能或为设计添加能力时。
主要能力：按阶段推进——理解需求、分析已有代码、架构设计、详细规格、实现计划、输出与交接。产出内容包括 Mermaid 框图、模块层次、接口与协议定义、时钟域与复位策略、FSM 状态图与状态表、流水线设计与反压处理、参数与端口表、寄存器映射、时序与协议规格、文件清单、实现阶段与依赖关系。需求不清晰时可调用 gateflow:sv-planner 子代理进行结构化需求采集（回复语言与 3 个澄清问题）。
使用方式：可先检查是否存在既有代码映射 .gateflow/map/CODEBASE.md，必要时调用 gf-architect 生成；规划过程中通过 AskUserQuestion 澄清总线协议（AXI4、AXI-Lite、AXI-Stream、APB、AHB、Wishbone、自定义）、数据宽度、通道数、吞吐、目标频率、延迟预算、时钟域数量、FPGA/ASIC 目标、面积与功耗约束、集成点等。最终计划写入 .gateflow/plans/<name>.md，用户确认后交接给 /gf。规划阶段本身不写代码。
适用场景：新 RTL 模块或子系统设计、向已有 SoC 添加外设或 DMA 类模块、需要接口/时序/状态机规格、需要将设计拆分为可执行阶段并分配代理（如 sv-codegen、sv-testbench、sv-verification、sv-developer）时。
限制：资料未提供具体收费、价格、平台支持范围与性能效果信息；实际可用命令与子代理行为以插件运行环境为准，未在资料中明确者暂未提供。