GF-Pinmap 是 gateflow-plugin 中的板卡感知引脚映射技能，用于把 RTL 端口映射到目标开发板引脚并生成 FPGA 约束文件。
用途：为 FPGA 工程生成带正确引脚分配、I/O 标准与驱动强度的约束文件，输出格式支持 .xdc/.pcf/.lpf/.cst。
工作流程：先识别板卡，检查 .gateflow/project.yaml 中的 target.board 或询问用户；优先查询内置板卡数据库：ls ${CLAUDE_PLUGIN_ROOT}/boards/<board>/board.yaml 2>/dev/null。若找到板卡，读取 board.yaml 与 constraints.* 模板，按用户外设选择把 RTL 端口映射到板卡引脚，生成包含 PACKAGE_PIN、IOSTANDARD、DRIVE（输出默认 12mA）、SLEW（默认 SLOW）、低有效信号 PULLUP 的完整约束文件，并与 RTL 端口列表交叉核对。
若板卡不在数据库，才使用联网搜索回退，搜索 “<board name>” constraint file site:github.com 或 “<board name>” pinout .xdc OR .pcf OR .lpf，向用户展示来源并给出未与官方文档核验、错误分配可能损坏硬件的警告，请求确认；绝不自动应用搜索结果。
安全规则：不猜测引脚分配；必须包含 IOSTANDARD；检查电压 bank 兼容性；同一 bank 混用 I/O 标准时告警；低有效信号加 PULLUP。
结果以 GATEFLOW-RESULT 块输出，含 STATUS、FORMAT、BOARD、PINS_MAPPED、PINS_UNMAPPED、FILE、DETAILS。资料还给出 I/O 标准参考（LVCMOS33/25/18、LVDS_25、SSTL15、TMDS_33）、常见错误（缺 IOSTANDARD、同 bank 混用标准、输入悬空、高速无端接、驱动强度不当、忘记 create_clock）以及 PMOD 引脚与 Type 2/3/6 映射模式。
限制：仅覆盖资料中列出的流程与规则，具体板卡数据库内容、支持板卡清单与安装方式暂未提供。