用途：gf-learn-ctx 把教学嵌入 GateFlow 工作流，而非单独的学习模式。用户首次遇到某概念时附带 2-3 句解释，标记为 [Learn]；同一概念不再重复解释。
主要能力：工作流生成代码时扫描新概念并给出解释；通过 ~/.gateflow/profile.json 中的 concepts_introduced 列表追踪已讲概念，解释后写入该列表。概念库覆盖 cdc、fsm、pipeline、fifo、axi、formal、synthesis、constraints、vhdl、backpressure、clock_gating、reset_synchronizer、gray_code、dual_port_ram、arbitration、bus_protocol、timing_closure、register_file、shift_register、priority_encoder、barrel_shifter、interrupt_controller、dma 等，各自有触发条件与解释重点。另支持跨 HDL 解释（如 VHDL 与 SystemVerilog 对比）、概念关联链接（如 CDC 指向 /gf-ip add cdc_2ff、FIFO 指向 /gf-ip add fifo_async、协议指向 /gf-protocols、练习指向 /gf-learn <topic>），以及间隔重复：距上次使用 3-5 次会话给一句提醒，6-10 次给两句加链接，11 次以上完整重讲。
使用方式：在 /gf 编排的多个节点注入微课，包括生成代码后扫描新概念、添加 IP 后解释该 IP 概念、lint 失败后（如 latch 对应不完整 case）、仿真失败后（如 X 传播或 CDC）、规划后引入未见过概念。用户要求练习时，生成带缺陷的近期设计让用户找错，再揭示答案并解释。
适用场景：使用 GateFlow 进行 FPGA/硬件设计时，边写代码边学习硬件概念。限制：依赖 GateFlow 插件工作流与 ~/.gateflow/profile.json 追踪文件；具体安装方式、收费与平台信息暂未提供。