GF-IP-Detect 用于自动扫描 FPGA 与硬件代码库，发现 IP 块缺口并分派代理补全。
用途：在 .sv/.v/.vhd 代码库中找出实例化但未定义的模块（MISSING）、仅有空体或 TODO 的存根模块、未连接的顶层端口，以及与标准 IP 模式匹配的临时实现和厂商 IP 占位符；同时检查跨时钟域（CDC）是否缺少同步器。
主要能力：按模块定义、实例化与信号模式构建依赖图；用 grep 类命令提取模块定义与实例化并做差集；识别 FIFO（wr_en/rd_en、full/empty）、2 级以上触发器同步链、请求/确认握手、UART 移位寄存器加波特率、SPI（sclk/mosi/miso/cs_n）、AXI（valid/ready/addr/data）等模式并给出匹配置信度；检测 Xilinx、Lattice、Gowin、Intel、Microchip PolarFire、Efinix 等厂商原语；附有误报削减规则与严重度分级（CRITICAL/HIGH/MEDIUM/LOW/INFO）。
使用方式：运行扫描后输出 GATEFLOW-RESULT 报告，包含缺失模块、存根、模式匹配与 IP 机会；用户逐项确认后可自动填充，例如用 /gf-ip add fifo_sync、/gf-ip add spi_master、/gf-ip add cdc_2ff、/gf-ip add uart 等命令，并分派 gateflow:sv-codegen 或 gateflow:sv-refactor 子代理生成实现或插入同步器。可与 /gf 编排器及 /gf-architect 配合使用。
适用场景：硬件代码库梳理、特性开发前的存量检查、CDC 风险排查、以经验证 IP 替换手写实现。
限制：资料未提供许可、收费、平台与运行环境信息；检测基于文本模式匹配，存在误报可能，需人工确认后再执行自动填充。