GF Architect 用于理解并文档化 SystemVerilog 代码库结构。核心原则是编排者只负责规划与综合，绝不直接读取代码文件，所有文件读取都交给 Sonnet 子代理完成。
主要能力：扫描代码库并统计 token，按规模决定子代理数量（最少 2 个、最多 10 个），并行分析后综合生成 .gateflow/map/ 下的文档，包括 CODEBASE.md 主索引、hierarchy.md 模块树、signals.md 端口与信号流、clock-domains.md 时钟域与 CDC、fsm.md 状态机、packages.md、types.md、functions.md、macros.md、verification.md，以及 interfaces、classes、generate、dpi、recipe 等按需文件，并为每个模块生成 modules/<module_name>.md 详情页。
使用方式：先检查是否已有映射，有则用 git diff 做增量更新；否则执行完整映射。用 find 扫描 .sv/.svh 文件并估算 token，构建分配表；超过 80k token 的大文件采用 Grep 优先策略并分块读取。所有子代理须在单条消息中并行启动，使用 Task 工具、subagent_type 为 Explore。完成后合并报告、构建层级、生成 Mermaid 图并写入文件，最后保存 commit 哈希与时间戳。若安装了 Verilator，可用 verilator --json-only 获得更准确的 AST 映射，否则回退到正则。
适用场景：需要快速理解大型 SystemVerilog 代码库、追踪数据流、分析时钟域与状态机、生成编译顺序与文件列表时。
限制：依赖子代理并行机制；大文件需专门处理；无 git 时回退到文件哈希比较；文档中未提供收费、价格或平台支持信息。