用途：当用户提到 lint error、width mismatch、inferred latch、undriven signal、fix warnings、Verilator error 等时，使用该技能修复 SystemVerilog 常见 lint 问题。
主要能力：按错误类型提供修复模式。WIDTHTRUNC/WIDTHEXPAND 处理赋值宽度不匹配，可用显式切片、零扩展、符号扩展或 $bits 动态宽度；LATCH 处理组合块未覆盖所有路径导致的锁存器推断，可在块首加默认赋值或补全 case 的 default；UNDRIVEN 处理信号未驱动，可连接来源、删除声明或按需接零；UNUSED 处理未使用信号，可删除声明、使用 verilator lint_off/lint_on 编译指示或加下划线前缀；CASEINCOMPLETE 补 default 分支；BLKSEQ 将时序块中的阻塞赋值改为非阻塞赋值；COMBDLY 移除组合逻辑中的延迟；MULTIDRIVEN 合并多驱动或改用选择逻辑。
使用方式：先读取错误信息与行号，判断所属错误类别，套用对应修复模式，再重新运行 lint 验证，并检查修复是否引入级联错误。
适用场景：SystemVerilog/Verilog 设计代码的静态检查修复，尤其配合 Verilator 类工具使用。
限制：资料仅给出修复模式与工作流，未提供具体安装命令、工具版本、平台支持、收费信息或完整代码示例；实际修复需结合具体代码上下文判断。