用途：为 Ascend NPU 生成 Triton 算子需求文档，适用于设计新 Triton 算子、编写算子需求文档、进行算子性能优化设计的场景。
工作流分四阶段：需求分析产出功能定义、数学公式、竞品对比；原型设计产出 API 接口定义；规格约束产出输入输出约束与硬件限制；特性实现产出 Tiling 策略与 Kernel 实现方案。
阶段需按规则加载参考资源：需求分析加载 ascend-terminology.md，不加载 template 与 tiling-strategies；原型设计加载 triton-api-reference.md，不加载 tiling-strategies；特性实现加载 tiling-strategies.md 与 triton-operator-template.md，不加载 ascend-terminology。阶段 4 前必须完整阅读 tiling-strategies.md 和 triton-operator-template.md，按模板格式输出文档。
关键术语与约束：GM 为全局内存（DDR），UB 为 Vector Core 高速缓存（192KB），L1 为 Cube Core 缓存（约 1MB）；AI Core 在 A2/A3 有 24 个，含 1 Cube + 2 Vector；归约操作必须升精度到 FP32。
禁止事项：使用模糊术语（如“适当切分”“合理分配”），必须给出具体计算方法；忽略 UB 大小（192KB）与 32B 对齐要求；不区分 Vector Core（向量计算）与 Cube Core（矩阵计算）；数据流图不标注数据类型与 GM↔UB 传输；归约操作不说明升精度策略。
常见陷阱与解决：UB 超限需计算缓冲区总大小小于 192KB；内存未对齐需 UB 缓冲区 32B 对齐、单值缓冲区分配 32B；精度损失需归约前升 FP32、完成后降精度；Tiling 不合理需按维度切分，避免跨 Core 数据依赖。
限制：资料未提供该技能的安装方式、运行环境、许可与价格信息，暂未提供。