用途：本技能面向 KiCad PCB 的元器件布局阶段，目标是让每个器件放在其电路需要的位置，使布局 DRC 通过，并让所有焊盘保持可达。资料强调布局决定布线能达成的大部分结果：位置错误会导致走线过长、电流回路过大或焊盘不可达，后续布线无法弥补。
主要能力：
- 引脚方位读取：scripts/run.sh pin_sides.py <board> <IC> 打印每个引脚在封装上的所在边与位置。
- 距离审计：scripts/placement_audit.py <board> --ic <IC> 测量每个 IC 引脚到其器件部件的距离；--chain 逐段检查有序链（射频、滤波）；--tie 检查厂商规定的焊盘到引脚连接；并报告每个 shunt 的节点焊盘是否在线上或需要多长分支。
- 可布线性检查：scripts/route_check.py <board> --ic <IC> 先在顶层按两种顺序布通所有局部连接，再把离开该区域的网络布到板边；局部连接必须全部同时存在，至少一种顺序能全部布通才算通过，并打印“all local links together”。
- 冲突定位：scripts/local_search.py --conflicts 显示哪些器件占住了所需空间。
- 分组搜索：scripts/group_search.py 对同一区域竞争引脚的多个器件尝试不同顺序与位置，可按连接容忍距离加权（如 L1:46@1,45@3 表示到引脚 46 必须短、到引脚 45 可三倍长），结果需再用 route_check.py 检查。
使用方式（按资料流程）：先读电路，从原理图和网表写下每个器件的职责及其服务的引脚或器件；只使用原理图给出的器件，不擅自增加磁珠、电容或过孔。然后放置并锁定机械固定件（连接器、按键、LED、安装孔、天线及其禁布区、板框、外壳决定的器件），再按四个旋转方向为大 IC 评分选择朝向，使通向固定件的引脚朝向它们。接着按连接容忍距离从低到高放置：厂商固定或高频路径的器件、去耦与滤波电容、时钟器件、大电容与串联电阻磁珠上拉，最后是容忍距离的器件。每放一组后用 kicad-cli pcb drc 检查布局 DRC，修复 courtyard、间隙与板边错误（未连接项在布线前属预期），再运行距离审计、可布线性检查并渲染查看。
适用场景：KiCad 板级布局，尤其是含 QFN 封装 IC、去耦电容、开关稳压器、晶振、射频匹配网络（pi 或 T 网络）、滤波电路的小型板。资料以 Nordic QFN 基准板为开发背景，并举例 nRF54L15。
限制：技能为实验性，未针对电气、射频或制造签核进行验证；脚本只在简单规则下检查几何，使用统一的走线宽度、间隙、过孔直径和铜到板边间隙值。射频匹配本身仍需厂商调谐或实测。若脚本结果与数据手册或厂商参考布局冲突，应遵循数据手册与参考。资料未提供安装命令、价格或平台支持范围的更多信息。